Intel muốn trở thành xưởng đúc hàng đầu cho chip ASIC, cựu lãnh đạo Marvell là vũ khí bí mật

⚡ INTEL MUỐN TRỞ THÀNH XƯỞNG ĐÚC HÀNG ĐẦU CHO CHIP ASIC, CỰU LÃNH ĐẠO MARVELL LÀ VŨ KHÍ BÍ MẬT

Intel hiện đang trong quá trình loại bỏ các lớp quan liêu rườm rà nổi tiếng cùng sự ì trệ đi kèm, đồng thời hướng tới các thị trường và dòng sản phẩm mới cho các tiến trình chế tạo tiên tiến non trẻ của mình. Trong đó, thị trường chip ASIC đang cực kỳ sôi động đóng vai trò là một canh bạc có xác suất thành công cao từ CEO mới của nhà sản xuất chip này, Lip-Bu Tan.

Bằng chứng rõ ràng nhất là việc Intel tuyển dụng Dean Jarnac, một cựu lãnh đạo của Marvell, người có khả năng được giao nhiệm vụ thúc đẩy chính mục tiêu này, theo nhà phân tích công nghệ Jack Gold.

Lip-Bu Tan đã phá vỡ tiền lệ nội bộ kéo dài nhiều năm bằng cách thuê một số nhân sự từ bên ngoài để lãnh đạo các phân khúc kinh doanh trọng điểm của Intel. Việc bổ sung Dean Jarnac đóng vai trò như một tín hiệu báo trước cho sự chuyển hướng của Intel sang lĩnh vực chip ASIC.

Thị trường ASIC đã trở nên rất đông đúc trong vài năm qua. Rốt cuộc, giờ đây chúng ta có các dòng TPU mà Google thiết kế cùng Broadcom, Marvell và MediaTek, các con chip Trainium do Amazon thiết kế phối hợp với Marvell, và các bộ tăng tốc AI Maia do Microsoft thiết kế cùng với OpenAI, Marvell và Broadcom. Như thế vẫn chưa đủ, OpenAI gần đây đã hợp tác với Broadcom để hé lộ một bộ tăng tốc chuyên dụng có tên là Jalapeno, và Anthropic được cho là đang phát triển một chip ASIC hợp tác với Broadcom và Samsung.

Do đó, việc Intel cố gắng giành lấy một miếng bánh nóng hổi này là điều hiển nhiên. Và vũ khí lớn nhất của hãng cho đến nay để thâm nhập thị trường đó chính là Dean Jarnac, một cựu giám đốc điều hành của Marvell, người mang lại bề dày kinh nghiệm liên quan đến ASIC.

Theo nhà phân tích công nghệ Jack Gold, Intel muốn tận dụng kinh nghiệm của Jarnac để chốt một số hợp đồng rất cần thiết, từ đó có thể đặt nền móng vững chắc hơn cho dòng sản phẩm ASIC của Intel:

"[Marvell] thiết kế chip, vì vậy ông ấy hiểu rõ, tôi cho là khá tốt, toàn bộ quá trình đó diễn ra như thế nào khi bạn làm việc cho một công ty thiết kế chip so với một công ty tự thiết kế và sản xuất chip của riêng mình [như Intel]."

Và Intel đã đạt được một số thành công trong bước chuyển mình mới này. Lấy ví dụ, hồi tháng 7, công ty đã công bố thỏa thuận thiết kế và sản xuất bộ xử lý bảo mật thế hệ tiếp theo của Fortinet dành cho tường lửa hiệu năng cao và cơ sở hạ tầng an ninh mạng. Dù vậy, tham vọng của Intel có vẻ lớn lao hơn nhiều, khi Giám đốc tài chính David Zinsner lưu ý vào tháng 7 rằng mảng kinh doanh ASIC của công ty đang tiến gần đến mức doanh thu hàng năm 2 tỷ USD và có thể đạt 4 tỷ USD "trong tương lai không xa."

Đương nhiên, việc Lip-Bu Tan thuê Jarnac là một phần trong xu hướng rộng lớn hơn, nơi CEO mới của Intel có chủ đích phớt lờ các quy chuẩn thông thường để bố trí những người ngoài có kinh nghiệm vào các lĩnh vực trọng điểm. Bằng cách làm như vậy, ông Tan dường như đang giáng một đòn mạnh vào bộ máy quan liêu đã bám rễ lâu năm tại Intel, vốn từ lâu đã quen với việc thăng chức nội bộ cho các vị trí chủ chốt.

Ở một diễn biến khác, chúng tôi vừa đưa tin trong ngày hôm nay rằng NVIDIA có thể áp dụng công nghệ đóng gói Foveros của Intel vào năm 2028, điều này sẽ đóng vai trò là một động lực đáng kể cho nhà sản xuất chip. Đối với những ai chưa biết, Foveros mang lại khả năng xếp chồng die hoạt động 3D thực sự - xếp chồng mặt đối mặt hoặc mặt đối lưng trực tiếp qua một die cơ sở/interposer - đi kèm với mật độ kết nối rất cao và độ trễ tín hiệu cực kỳ thấp nhờ các đường dẫn thẳng đứng ngắn được cung cấp bởi liên kết lai đồng với đồng.

Foveros là một bước tiến đáng kể so với EMIB-T. Để nhắc lại, công nghệ EMIB của Intel kết nối nhiều con chip silicon (chiplet) bên trong một gói bộ xử lý duy nhất bằng cách sử dụng các "cầu nối" silicon nhỏ được nhúng trực tiếp bên trong chất nền hữu cơ, với các bướu vi mô mật độ cao đặt chỉ ở các cạnh nơi các chiplet gặp cầu nối.

EMIB-T đưa cách tiếp cận này tiến thêm một bước nữa bằng cách trang trí các Lỗ thông qua silicon (TSVs) được khoan trực tiếp xuyên qua các cầu nối silicon được nhúng. Các kênh định tuyến theo chiều dọc này cho phép nguồn điện và tín hiệu tốc độ cao chạy thẳng lên từ đáy của gói chip, xuyên qua cầu nối, và đi trực tiếp vào các bộ xử lý hoặc bộ nhớ nằm phía trên, cho phép xếp chồng 3D.

Như thế vẫn chưa đủ, Intel cũng âm thầm thâm nhập vào phân khúc bộ nhớ, làm việc trên các công nghệ sắp tới như XBM và Z-Angle Memory (ZAM). Để nhắc lại, ZAM là một loại DRAM xếp chồng 3D trong đó các kết nối chéo thay thế cho các lỗ thông qua silicon (TSVs) dọc, tạo thành một trụ tản nhiệt trung tâm giúp tản nhiệt tốt hơn. Nó cũng tận dụng liên kết lai đồng với đồng và loại bỏ tụ điện để có mật độ cao hơn. Trên thực tế, Intel đã đặc biệt nhấn mạnh việc thuê cựu CEO của SK hynix, Shou-Chi Lee, tại buổi công bố thu nhập gần nhất khi thảo luận về các tham vọng liên quan đến bộ nhớ của mình.

🗞 Nguồn: Wccftech

#vgsnews #vgs #tintuc