Intel đẩy lịch sản xuất thử nghiệm tiến trình 14A lên Quý 1/2027

⚡ INTEL ĐẨY LỊCH SẢN XUẤT THỬ NGHIỆM TIẾN TRÌNH 14A LÊN QUÝ 1/2027

Intel đang nỗ lực hết sức trong thời gian gần đây, minh chứng qua việc không ngừng đẩy nhanh mốc thời gian sản xuất thử nghiệm cho tiến trình 14A tiên tiến, từ việc dời từ năm 2028 lên nửa cuối năm 2027, và nay tiếp tục đẩy lịch khởi động dự kiến lên quý đầu tiên của năm 2027.

Theo các nguồn tin, Intel đã dời thời điểm bắt đầu sản xuất thử nghiệm trên tiến trình 14A sang quý 1 năm 2027 so với mốc hướng dẫn trước đó là nửa cuối năm 2027.

Như chúng tôi đã lưu ý gần đây, hai điểm nhấn lớn nhất từ buổi họp báo cáo tài chính quý 2 năm 2026 của Intel liên quan đến việc sản xuất thử nghiệm tiến trình 14A được đẩy nhanh lên năm 2027, và sự tự tin của nhà sản xuất chip trong việc tăng mạnh chi phí đầu tư (CapEx) vào năm tới, hé lộ khả năng họ đã có tầm nhìn về các đơn hàng được xác nhận.

Giờ đây, theo Economic Daily, CEO của Intel, ông Lip-Bu Tan, được cho là đã tiết lộ rằng quá trình sản xuất thử nghiệm trên tiến trình 14A sẽ bắt đầu vào quý 1 năm 2027. Tất nhiên, tiến trình 18A-P hiện đã bước vào giai đoạn sản xuất thử nghiệm.

Lịch trình được đẩy nhanh này không có gì đáng ngạc nhiên, đặc biệt là khi chúng tôi gần đây đã đưa tin rằng tiến trình 14A đã đạt mật độ lỗi (defect density) là 0,5 vào tháng 6 năm 2026, với mục tiêu của Intel là đạt D0 từ 0,1 đến 0,2 vào quý 1 năm 2027.

Đối với những ai chưa biết, D0 hoặc mật độ lỗi đo lường số lượng trung bình các lỗi hoặc khuyết tật vi mô được phát hiện trên một đơn vị diện tích của tấm wafer silicon. Khi một quy trình chế tạo chip cụ thể tiến gần đến thương mại hóa, mật độ lỗi của nó thường giảm mạnh, dẫn đến tỷ lệ thu hồi (yields) tăng tương ứng.

David Zinsner của Intel cũng lưu ý trong những ngày gần đây rằng tiến trình 14A đang cải thiện với tốc độ nhanh nhất kể từ ít nhất là kỷ nguyên 22nm vào năm 2012.

Công nghệ tiên tiến trên tiến trình 14A

Để nhắc lại, 14A của Intel là quy trình chế tạo chip cấp độ 1.4nm bao gồm:

Các bóng bán dẫn RibbonFET 2 và kiến trúc Gate-All-Around (GAA) thế hệ thứ hai, cho phép kiểm soát tĩnh điện chặt chẽ hơn đối với các bóng bán dẫn ngày càng thu nhỏ, mang lại dòng điện truyền động tốt hơn và giảm thiểu dòng rò tối thiểu.

Hệ thống cấp nguồn mặt sau mang tên PowerDirect, chuyển hoàn toàn hệ thống dây điện ra mặt sau của tấm wafer silicon, giải phóng không gian định tuyến mặt trước cho các tín hiệu dữ liệu, từ đó hạ thấp điện trở điện và thúc đẩy mật độ.

Ở một diễn biến khác, nhà phân tích Jeff Pu của GF Securities tiết lộ hồi đầu tuần này rằng tỷ lệ thu hồi trên tiến trình 18A của Intel hiện đang dao động ở mức khoảng 80 phần trăm, dựa trên các số liệu cho dòng chip Panther Lake. Nhà phân tích này cũng dự kiến sản lượng của Intel trên tiến trình 14A có thể đạt 6.000 tấm wafer mỗi tháng vào năm 2027 và 24.000 tấm wafer mỗi tháng vào năm 2028.

🗞 Nguồn: Wccftech

#vgsnews #vgs #tintuc