SK Hynix hé lộ công nghệ đóng gói tiên tiến cho bộ nhớ HBM thế hệ mới

⚡ SK HYNIX HÉ LỘ CÔNG NGHỆ ĐÓNG GÓI TIÊN TIẾN CHO BỘ NHỚ HBM THẾ HỆ MỚI

SK Hynix đang tận dụng các công nghệ đóng gói tiên tiến như EMIB của Intel cho các giải pháp HBM thế hệ tiếp theo, nhằm chuẩn bị bước vào giai đoạn đóng gói 3D trong tương lai.

Việc mở rộng quy mô HBM đi kèm với những thách thức lớn và SK Hynix đang tận dụng các giải pháp đóng gói tiên tiến để giải quyết chúng khi tiến vào kỷ nguyên 3D.

Tại sự kiện Hot Chips 2026, Jaesik Lee (Phó Chủ tịch phụ trách Kỹ thuật Đóng gói tại SK Hynix) đã trình bày bài phát biểu "Đóng gói Tiên tiến cho Bộ nhớ Băng thông Cao", thảo luận về cách công ty lên kế hoạch tận dụng công nghệ đóng gói tiên tiến để đẩy nhanh lộ trình phát triển HBM của mình.

Công ty bắt đầu bằng việc trình bày cấu trúc hiện tại của HBM. Cấu trúc HBM bao gồm một kiến trúc chồng 3D kết nối nhiều die cốt lõi (DRAM IC) với một die cơ sở sử dụng các lỗ xuyên tâm qua silicon (TSV). HBM hiện có thể đạt chiều cao tối đa 16 tầng, hay còn gọi là stack 16-Hi.

Có bốn tầng cho mỗi rank và một stack 16-Hi bao gồm 4 rank. Có bốn kênh trên mỗi tầng và chúng tích hợp tổng cộng 16 ngân hàng (bank). HBM và GPU là các con chip riêng biệt nhưng được gắn trên cùng một tấm nền silicon trung gian (interposer) sử dụng công nghệ đóng gói 2.5D. Mỗi mô-đun HBM cũng chứa 1024 cổng IO với 16 kênh đi qua tấm nền silicon. Những cổng này kết nối stack HBM với XPU thông qua một lớp PHY.

HBM rất quan trọng trong vai trò giải pháp DRAM vì nó tiết kiệm không gian, điện năng và chi phí vận hành. Một giải pháp GDDR6 thông thường sẽ mang lại dung lượng 24 GB và băng thông 768 GB/s, trong khi giải pháp HBM3E với bốn stack giúp tiết kiệm tới một nửa không gian nhưng mang lại dung lượng lên tới 144 GB và băng thông 4 TB/s.

Lộ trình hiện tại của SK Hynix bao gồm HBM4 là sản phẩm cao cấp nhất với mật độ DRAM lên tới 24 Gb, dẫn đến dung lượng đạt 36 GB, tổng cộng 2048 bit IO, tốc độ IO lên tới 8 Gbps và băng thông 2048 GB/s.

HBM4 đi kèm với chiều cao và kích thước gói lớn hơn. Nó cũng tích hợp nhiều TSV và vi bướu (micro-bump) hơn so với HBM3E. Kết quả là:
• Băng thông >2 TB/s
• Hiệu suất năng lượng cao hơn 40+%
• Cải thiện 14+% về độ cản nhiệt so với HBM3E
• Dung lượng lên tới 48 GB (12-Hi đang sản xuất, 16-Hi đang được kiểm định)
• Chiều cao Z 775um, kích thước 12.8x11mm2
• 16,148 vi bướu cơ sở
• >20K TSV

Hiện tại, có hai công nghệ đóng gói HBM chính: Ép nhiệt kết hợp Màng phi dẫn điện (TC+NCF), và Tái chảy hàng loạt kết hợp Keo lót đúc (MR+MUF). TC+NCF mang lại khả năng chống cong vênh die tốt hơn nhưng có điện trở nhiệt cao hơn và năng suất thấp hơn. MR+MUF mang lại năng suất cao hơn và điện trở nhiệt thấp hơn nhưng dễ bị cong vênh chip hơn và cũng có nhược điểm về việc lấp đầy khoảng trống.

SK Hynix cũng làm nổi bật Quy trình chế tạo HBM của mình, bao gồm sáu giai đoạn chính từ nhà máy Fab đến hệ thống của khách hàng:

Có bốn công nghệ chính mà SK Hynix tích hợp trong gói HBM của mình; bao gồm:
• Hình thành lỗ xuyên tâm (TSV Formation)
• Làm mỏng tấm wafer (Wafer Thinning)
• Hình thành vi bướu (u-Bump Formation)
• Xếp chồng chip / Keo lót (Chip Stack/Underfill)

Công nghệ Advanced MR-MUF đã được SK Hynix tận dụng cho giải pháp HBM3E 16-Hi của mình với hai công nghệ mới: Kiểm soát độ cong vênh (Warpage Control) và Độ tinh tế của khoảng cách & Lấp đầy khoảng trống hẹp (Fine Pitch Int'n & Narrow Gap-fill). Tổng chiều cao gói được tăng lên 775 micron trong khi độ dày chip được thu nhỏ còn 0.9x, chiều cao khoảng trống giảm xuống 0.5x và bước bướu (bump pitch) giảm xuống 0.9x.

Tuy nhiên, trong thời gian tới, có một số thách thức chính cần được giải quyết. Đầu tiên là sự gia tăng công suất tiêu thụ của HBM khi nhu cầu băng thông tăng vọt, và thứ hai là vấn đề nhiệt lượng cùng với diện tích TSV. Khi số lượng TSV tăng lên, diện tích tiếp tục tăng mặc dù kích thước bước TSV thu nhỏ lại. Hơn nữa, việc băng thông gần như tăng gấp đôi sau mỗi hai thế hệ đặt ra gánh nặng nhiệt gấp 2,2 lần cho các quy trình và công nghệ đóng gói hiện tại.

Do đó, SK Hynix đang nghiên cứu các phương pháp trong tương lai như Liên kết lai (Hybrid Bonding) để vượt qua các stack 16-Hi, mang lại hiệu suất cao hơn thông qua bước pitch hẹp hơn và đem lại hiệu quả tản nhiệt tốt hơn thông qua độ dẫn điện cao hơn.

SK Hynix cho thấy Liên kết lai đạt được die lõi dày hơn 24% và kích thước bước TSV dưới 18 micron so với các quy trình MR-MUF. Và ngay cả với số lượng lớp xếp chồng tăng lên, Liên kết lai vẫn có điện trở nhiệt thấp hơn 35%.

Tương tự như công nghệ HPB (Heat Path Block) của Samsung, SK Hynix đang phát triển công nghệ giảm thiểu điểm nóng cục bộ của riêng mình mang tên I-HBM, nhúng một thành phần làm mát có độ dẫn nhiệt cao và cách điện vào khu vực PHY D2D của HBM (gần điểm nóng), tạo ra một đường dẫn nhiệt chuyên dụng mang lại mức giảm thêm >30% về điện trở nhiệt.

Nhìn về phía trước, SK Hynix đang tìm cách tăng băng thông thông qua việc nhân đôi TSV và tốc độ IO cao hơn với việc tích hợp quy trình logic, trong khi các thách thức về nguồn điện/PDN sẽ được giải quyết bằng cách sử dụng các quy trình đúc logic mới nhất và được tối ưu hóa với các TSV nguồn lan tỏa "khắp mọi nơi" để cải thiện đáng kể hệ thống phân phối điện PDN.

Nỗ lực không ngừng nhằm nâng cao mật độ công suất, băng thông và chiều cao stack trong công nghệ HBM mang lại những thách thức đáng kể về nhiệt, cơ học và đóng gói, được thúc đẩy bởi các lớp oxit dày hơn, TSV dày đặc hơn và tốc độ chân pin tăng lên.

Các đổi mới như MLMO, các vi bướu được tối ưu hóa, liên kết lai mới nổi (để cải thiện độ dẫn nhiệt, biên độ quy trình và bước pitch tinh tế hơn), và các giải pháp điểm nóng như IHBM đang chủ động giải quyết các vấn đề này. Tuy nhiên, khi các stack tiến tới độ cao 16–20 tầng và kiến trúc tiến hóa theo hướng tích hợp 3D chặt chẽ hơn với logic, thành công sẽ đòi hỏi sự tối ưu hóa kết hợp chặt chẽ hơn nữa giữa thiết kế, vật liệu, quy trình của khách hàng và công nghệ interposer. Sự hợp tác liên tục trong toàn ngành vẫn là điều cần thiết để đáp ứng nhu cầu khối lượng công việc trong tương lai cho cả dung lượng và băng thông.

Công ty cũng hé lộ công nghệ đóng gói EMIB của Intel trong slide giải pháp HBM 2.5D bên cạnh CoWoS-L, CoWoS-R và CoWoS-S. Cần lưu ý rằng Intel và SK Hynix được đồn đại là có liên quan đến một liên doanh về mặt bộ nhớ.

SK Hynix cũng trưng bày cách các công nghệ đóng gói tiên tiến khác nhau gây áp lực lên HBM/Interposer theo những cách khác nhau. Và cuối cùng, SK Hynix đang hướng tới tương lai với tích hợp 3D trong tâm trí, điều này sẽ cho phép họ xếp chồng HBM lên trên các bộ gia tốc, một bước đi mà mọi người đều muốn thực hiện một lần các công nghệ logic tiên tiến và đóng gói tiên tiến chín muồi.

🗞 Nguồn: Wccftech

#vgsnews #vgs #tintuc