Rapidus đặt mục tiêu làm chủ đế đóng gói nâng cao 600 mm vào năm 2030

🖥️ RAPIDUS ĐẶT MỤC TIÊU LÀM CHỦ ĐẾ ĐÓNG GÓI NÂNG CAO 600 MM VÀO NĂM 2030

Rapidus đã công bố lộ trình đóng gói tiên tiến tại OCP APAC Summit 2026, với mục tiêu là các bộ xen kẽ (interposer) kích thước 8 reticle và xử lý cấp độ tấm panel 600 x 600 mm vào khoảng năm 2030. Lộ trình này được trình bày bởi bà Rozalia Beica, Giám đốc Công nghệ (CTO) của Rapidus Design Solutions, cho thấy các bước tiến qua kích thước interposer từ 4 reticle (3.320 mm²) lên 6 reticle (4.980 mm²) và cuối cùng là 8 reticle (6.640 mm²) vào năm 2030. Định dạng panel 600 x 600 mm là mục tiêu quan trọng nhất trong kế hoạch đó vì lợi thế về tỷ lệ năng suất (yield) ở quy mô panel là rất lớn. CTO Beica minh họa sự khác biệt về sản lượng một cách đơn giản: một interposer 8 reticle mang lại 4 đơn vị trên một tấm wafer 300 mm tiêu chuẩn, 9 đơn vị trên panel 300 x 300 mm, 36 đơn vị trên panel 510 x 515 mm và 49 đơn vị trên panel 600 x 600 mm. Đối thủ Đài Loan là TSMC có lộ trình CoWoS riêng với kế hoạch hướng tới 5,5 reticle vào năm 2026, 9,5 reticle vào năm 2027 và 14 reticle vào năm 2028. Tuy nhiên, hai công ty đang áp dụng các phương pháp sản xuất khác nhau. Rapidus đang đặt cược vào xử lý cấp độ panel thay vì mở rộng quy mô dựa trên wafer.

Chiến lược panel 600 mm đang được tiến hành, với việc Rapidus trình diễn định dạng này và hợp tác với hệ thống mạ điện Kallisto của Lam Research để phát triển đóng gói 2.xD với các lớp phân phối lại (RDL) được hình thành trên các đế kính 600 mm. Chúng tôi đã đưa tin vào cuối năm 2025 rằng Rapidus đã sản xuất nguyên mẫu interposer kính khổ lớn đầu tiên và có kế hoạch đi vào sản xuất hàng loạt vào năm 2028. Năm ngoái, Rapidus đã hoàn tất thiết kế (tape out) một con chip thử nghiệm 2 nm GAA sử dụng các công cụ EUV của ASML với mật độ bóng bán dẫn tuyên bố là 237 MTr/mm². Kế hoạch năm tài chính 2026 của hãng sẽ đưa dây chuyền thử nghiệm Rapidus Chiplet Solutions vào hoạt động toàn diện để xác minh các quy trình đóng gói 2.xD và 3D.

Danh mục đóng gói đầy đủ của Rapidus bao gồm flip-chip BGA, interposer silicon 2.5D, interposer hữu cơ RDL cấp độ panel, các giải pháp dựa trên cầu nối và không cầu nối, cùng với việc xếp chồng 3D bằng liên kết lai (hybrid bonding). Đến năm 2030, Rapidus kỳ vọng các hệ thống sẽ kết hợp logic dưới 2 nm, HBM, chiplet, kết nối quang học và đóng gói cấp độ panel thành một nền tảng tích hợp duy nhất. Để duy trì các kế hoạch sản xuất hàng loạt 2 nm vào năm 2027, vào tháng 2, Rapidus đã hoàn tất vòng gọi vốn trị giá 267,6 tỷ yên (1,7 tỷ USD) từ chính phủ Nhật Bản và một nhóm các công ty tư nhân như Canon, Fujitsu, Sony, NTT, SoftBank, Honda, Kioxia, Denso, Toyota và IBM Japan.

🗞 Nguồn: TechPowerUp

#vgsnews #vgs #tintuc