Đóng gói chip AI vượt giới hạn reticle: CoWoS-L tiếp tục dẫn đầu đến năm 2028
Nghiên cứu mới từ TrendForce cho thấy các nhà sản xuất đang đẩy mạnh kích thước gói chip AI để đáp ứng nhu cầu tăng cao. Mặc dù đối mặt với sự cạnh tranh từ Intel EMIB-T, giải pháp CoWoS-L của TSMC vẫn sẽ là công nghệ đóng gói chủ đạo cho đến ít nhất năm 2028 nhờ độ chín muồi và tỷ lệ thành phẩm vượt trội.
Nghiên cứu mới nhất của TrendForce về công nghệ đóng gói bán dẫn tiên tiến cho thấy các nhà cung cấp GPU và các nhà cung cấp dịch vụ đám mây quy mô lớn (hyperscale CSP) vẫn đang tiếp tục phát triển các dòng chip AI mạnh mẽ và linh hoạt hơn, khiến việc mở rộng kích thước gói trở thành ưu tiên phát triển hàng đầu đối với công nghệ đóng gói 2.5D. Dù công nghệ CoWoS-L của TSMC phải đối mặt với sự cạnh tranh từ giải pháp EMIB-T của Intel, những ưu thế về độ chín muồi công nghệ và tỷ lệ thành phẩm được kỳ vọng sẽ giúp nó duy trì vị thế là giải pháp đóng gói chủ đạo cho chip AI cho đến năm 2028.
TrendForce lưu ý rằng nhu cầu mạnh mẽ về AI tiếp tục hỗ trợ nỗ lực của NVIDIA trong việc đẩy mạnh các giải pháp tích hợp quy mô tủ rack dòng GB/VR, vốn tích hợp số lượng lớn các chip. Lô hàng GPU cao cấp của NVIDIA dự kiến sẽ tăng khoảng 30% so với cùng kỳ năm 2026. Trong khi đó, AMD đang tích cực thúc đẩy dòng sản phẩm MI400/MI450 từ nửa cuối năm 2026, tạo thêm động lực cho tổng sản lượng xuất xưởng.
Google được kỳ vọng sẽ dẫn đầu trong số các loại chip ASIC do các CSP tự phát triển về cả sản lượng lẫn đà tăng trưởng vào năm 2026, với TPU v7 đóng vai trò là sản phẩm chủ lực. AWS cũng đang mở rộng mạnh mẽ, với các chip và hệ thống máy chủ AI của họ dần chuyển sang sử dụng Trainium v3 bắt đầu từ nửa cuối năm 2026. Microsoft và Meta hiện vẫn phụ thuộc nhiều hơn vào các máy chủ GPU, với kế hoạch triển khai ASIC có phần nhỏ hơn.
Nhu cầu chip AI lớn làm thắt chặt năng lực đóng gói của TSMC, tạo cơ hội cho Intel EMIB-T
TrendForce lưu ý rằng các chip máy chủ AI chủ yếu sử dụng công nghệ đóng gói CoWoS-S của TSMC, vốn ứng dụng một lớp đế trung gian silicon (silicon interposer) để kết nối bộ nhớ HBM với các die tính toán, mang lại hiệu suất cao cần thiết cho AI tạo sinh.
Tuy nhiên, khi kích thước chip ngày càng lớn và nhiều mô-đun HBM được bổ sung thêm, việc sản xuất lớp đế trung gian silicon đang dần chạm tới các giới hạn vật lý của nó. Bên cạnh việc thay đổi vật liệu làm đế trung gian, ngành công nghiệp cần chuyển dịch sang các giải pháp CoWoS-L cho phép phơi sáng kích thước lớn hơn reticle. CoWoS-L mang lại sự linh hoạt cao hơn bằng cách nhúng các die cầu nối silicon (Si bridge) tốc độ cao vào bên trong lớp đế trung gian, giúp cải thiện khả năng tích hợp và kết nối giữa các die tính toán và HBM.
Cụ thể, CoWoS-S có thể tích hợp hai SoC/chiplet cùng tám mô-đun HBM và dự kiến vẫn sẽ được sử dụng cho các dòng chip ASIC như Maia 200 của Microsoft. Tuy nhiên, các thiết kế đòi hỏi số lượng SoC/chiplet và mô-đun HBM lớn hơn sẽ cần chuyển sang công nghệ CoWoS-L. Các bộ tăng tốc AI của NVIDIA và AMD đã áp dụng CoWoS-L. Trong số các chip ASIC AI, MTIA 400 của Meta đã sử dụng CoWoS-L, trong khi AWS và Microsoft cũng được kỳ vọng sẽ áp dụng công nghệ này vào năm 2027.
Tuy nhiên, lớp đế trung gian lớn hơn đòi hỏi bởi CoWoS-L làm tăng chi phí đóng gói, trong khi những hạn chế liên tục về năng lực đóng gói của TSMC đã làm tăng thêm sự quan tâm đối với công nghệ EMIB của Intel như một giải pháp thay thế. Bằng cách giảm sự phụ thuộc vào các lớp đế trung gian kích thước lớn đắt đỏ, EMIB mang lại tiềm năng giảm chi phí đóng gói tổng thể, mặc dù hiệu suất của nó bị giới hạn bởi mật độ định tuyến của chất nền gói (package substrate).
Intel đã cải tiến các thông số kỹ thuật về khoảng cách đường dây/khoảng trống (line/space - L/S) và các vi bướu (microbump) để khắc phục hạn chế này, đồng thời phát triển các giải pháp tiên tiến hơn như EMIB-T. Bằng cách tích hợp các lỗ xuyên tâm silicon (Through-Silicon Vias - TSVs), EMIB-T giúp rút ngắn đường truyền tín hiệu và nâng cao hiệu suất tổng thể của mô-đun.
TrendForce quan sát thấy Google dự kiến sẽ áp dụng công nghệ đóng gói EMIB-T vào năm 2027, trong khi AWS cũng đang thử nghiệm công nghệ EMIB. Mặc dù EMIB-T cạnh tranh trực tiếp với CoWoS-L, những lợi thế của CoWoS-L về độ chín muồi công nghệ và tỷ lệ thành phẩm được kỳ vọng sẽ giúp nó giữ vững vị thế là công nghệ đóng gói chủ đạo cho chip AI cho đến năm 2028.
🖥️ ĐÓNG GÓI CHIP AI VƯỢT GIỚI HẠN RETICLE: COWOS-L TIẾP TỤC DẪN ĐẦU ĐẾN NĂM 2028 Nghiên cứu mới nhất của TrendForce về công nghệ đóng gói bán dẫn tiên tiến cho thấy các nhà cung cấp GPU và các nhà cung cấp dịch vụ đám mây quy mô lớn (hyperscale CSP) vẫn đang tiếp tục phát triển các dòng chip AI mạnh mẽ và linh hoạt hơn, khiến việc mở rộng kích thước gói trở thành ưu tiên phát triển hàng đầu đối với công nghệ đóng gói 2.5D. Dù công nghệ CoWoS-L của TSMC phải đối mặt với sự cạnh tranh từ giải pháp EMIB-T của Intel, những ưu thế về độ chín muồi công nghệ và tỷ lệ thành phẩm được kỳ vọng sẽ giúp nó duy trì vị thế là giải pháp đóng gói chủ đạo cho chip AI cho đến năm 2028. TrendForce lưu ý rằng nhu cầu mạnh mẽ về AI tiếp tục hỗ trợ nỗ lực của NVIDIA trong việc đẩy mạnh các giải pháp tích hợp quy mô tủ rack dòng GB/VR, vốn tích hợp số lượng lớn các chip. Lô hàng GPU cao cấp của NVIDIA dự kiến sẽ tăng khoảng 30% so với cùng kỳ năm 2026. Trong khi đó, AMD đang tích cực thúc đẩy dòng sản phẩm MI400/MI450 từ nửa cuối năm 2026, tạo thêm động lực cho tổng sản lượng xuất xưởng. Google được kỳ vọng sẽ dẫn đầu trong số các loại chip ASIC do các CSP tự phát triển về cả sản lượng lẫn đà tăng trưởng vào năm 2026, với TPU v7 đóng vai trò là sản phẩm chủ lực. AWS cũng đang mở rộng mạnh mẽ, với các chip và hệ thống máy chủ AI của họ dần chuyển sang sử dụng Trainium v3 bắt đầu từ nửa cuối năm 2026. Microsoft và Meta hiện vẫn phụ thuộc nhiều hơn vào các máy chủ GPU, với kế hoạch triển khai ASIC có phần nhỏ hơn. Nhu cầu chip AI lớn làm thắt chặt năng lực đóng gói của TSMC, tạo cơ hội cho Intel EMIB-T TrendForce lưu ý rằng các chip máy chủ AI chủ yếu sử dụng công nghệ đóng gói CoWoS-S của TSMC, vốn ứng dụng một lớp đế trung gian silicon (silicon interposer) để kết nối bộ nhớ HBM với các die tính toán, mang lại hiệu suất cao cần thiết cho AI tạo sinh. Tuy nhiên, khi kích thước chip ngày càng lớn và nhiều mô-đun HBM được bổ sung thêm, việc sản xuất lớp đế trung gian silicon đang dần chạm tới các giới hạn vật lý của nó. Bên cạnh việc thay đổi vật liệu làm đế trung gian, ngành công nghiệp cần chuyển dịch sang các giải pháp CoWoS-L cho phép phơi sáng kích thước lớn hơn reticle. CoWoS-L mang lại sự linh hoạt cao hơn bằng cách nhúng các die cầu nối silicon (Si bridge) tốc độ cao vào bên trong lớp đế trung gian, giúp cải thiện khả năng tích hợp và kết nối giữa các die tính toán và HBM. Cụ thể, CoWoS-S có thể tích hợp hai SoC/chiplet cùng tám mô-đun HBM và dự kiến vẫn sẽ được sử dụng cho các dòng chip ASIC như Maia 200 của Microsoft. Tuy nhiên, các thiết kế đòi hỏi số lượng SoC/chiplet và mô-đun HBM lớn hơn sẽ cần chuyển sang công nghệ CoWoS-L. Các bộ tăng tốc AI của NVIDIA và AMD đã áp dụng CoWoS-L. Trong số các chip ASIC AI, MTIA 400 của Meta đã sử dụng CoWoS-L, trong khi AWS và Microsoft cũng được kỳ vọng sẽ áp dụng công nghệ này vào năm 2027. Tuy nhiên, lớp đế trung gian lớn hơn đòi hỏi bởi CoWoS-L làm tăng chi phí đóng gói, trong khi những hạn chế liên tục về năng lực đóng gói của TSMC đã làm tăng thêm sự quan tâm đối với công nghệ EMIB của Intel như một giải pháp thay thế. Bằng cách giảm sự phụ thuộc vào các lớp đế trung gian kích thước lớn đắt đỏ, EMIB mang lại tiềm năng giảm chi phí đóng gói tổng thể, mặc dù hiệu suất của nó bị giới hạn bởi mật độ định tuyến của chất nền gói (package substrate). Intel đã cải tiến các thông số kỹ thuật về khoảng cách đường dây/khoảng trống (line/space - L/S) và các vi bướu (microbump) để khắc phục hạn chế này, đồng thời phát triển các giải pháp tiên tiến hơn như EMIB-T. Bằng cách tích hợp các lỗ xuyên tâm silicon (Through-Silicon Vias - TSVs), EMIB-T giúp rút ngắn đường truyền tín hiệu và nâng cao hiệu suất tổng thể của mô-đun. TrendForce quan sát thấy Google dự kiến sẽ áp dụng công nghệ đóng gói EMIB-T vào năm 2027, trong khi AWS cũng đang thử nghiệm công nghệ EMIB. Mặc dù EMIB-T cạnh tranh trực tiếp với CoWoS-L, những lợi thế của CoWoS-L về độ chín muồi công nghệ và tỷ lệ thành phẩm được kỳ vọng sẽ giúp nó giữ vững vị thế là công nghệ đóng gói chủ đạo cho chip AI cho đến năm 2028. 🗞 Nguồn: TechPowerUp #vgsnews #vgs #tintuc
Nguồn: TechPowerUp
